Раздел 4 / 13

Страница 1 / 193

Глава 2. Процессоры общего назначения и системы на их основе

/

Режим прокрутки

На первую страницу

На предыдущую главу

На предыдущую страницу

На следующую страницу

На следующую главу

На последнюю страницу

/

2.1. Структура и функционирование процессоров Intel P6

2.1.1. Суперскалярная архитектура и организация конвейера команд

Если Вы наш подписчик,то для того чтобы скопировать текст этой страницы в свой конспект,
используйте просмотр в виде pdf. Вам доступно 38 стр. из этой главы.

На первую страницу

На предыдущую главу

На предыдущую страницу

На следующую страницу

На следующую главу

На последнюю страницу

Скачать приложение

Микропроцессорные системы

Table of contents

Предисловие

Введение

Глава 1. Основы микропроцессорной техники +

Глава 2. Процессоры общего назначения и системы на их основе -

2.1. Структура и функционирование процессоров Intel P6

2.1.1. Суперскалярная архитектура и организация конвейера команд

2.1.2. Режимы работы процессора и организация памяти

2.1.3. Регистровая модель

2.1.4. Внутренняя кэш-память

2.1.5. Форматы команд и способы адресации

2.2. Система команд: операции над целыми числами

2.2.1. Команды пересылки

2.2.2. Команды арифметических операций

2.2.3. Команды логических операций и сдвигов

2.2.4. Команды битовых и байтовых операций

2.2.5. Команды операций со строками символов

2.3. Система команд: операции управления

2.3.1. Команды управления программой

2.3.2. Команды поддержки языков высокого уровня

2.3.3. Команды организации защиты памяти

2.3.4. Команды управления процессором

2.3.5. Префиксные байты

2.4. Система команд: операции над числами с плавающей точкой

2.4.1. Форматы представления чисел

2.4.2. Выполнение операций

2.4.3. Команды пересылки данных

2.4.4. Команды арифметических операций

2.4.5. Команды сравнения

2.4.6. Команды специальныхопераций

2.4.7. Команды управления FPU

2.5. Система команд: операции MMX

2.5.1. Форматы представления данных и выполнение операций

2.5.2. Команды пересылки и преобразования данных

2.5.3. Команды арифметических операций

2.5.4. Команды логических операций и сдвигов

2.5.5. Команды сравнения и нахождения максимума/минимума

2.6. Система команд: операции SSE

2.6.1. Форматы представления данных и выполнение операций

2.6.2. Команды пересылки и преобразования данных

2.6.3. Команды арифметических операций

2.6.4. Команды логических операций

2.6.5. Команды сравнения и нахождения максимума/минимума

2.6.6. Команды преобразованияформата чисел

2.6.7. Команды управления

2.6.8. Команды пересылки данных с управлением кэшированием

2.7. Работа процессора в защищенном и реальном режимах

2.7.1. Сегментация памяти в защищенном режиме

2.7.2. Страничная организация памяти

2.7.3. Защита памяти

2.7.4. Поддержка многозадачного режима

2.7.5. Реализация режима виртуального 8086 (V86)

2.7.6. Функционирование процессора в реальном режиме

2.8. Реализация прерываний и исключений. Обеспечение тестирования и отладки

2.8.1. Виды прерываний и исключений, реализация их обслуживания

2.8.2. Причины возникновения исключений

2.8.3. Средства обеспечения отладки

2.8.4. Реализация тестирования и контроля функционирования

2.9. RISC-микропроцессоры и RISC-микроконтроллеры семейств PowerPC (МРС60х, МРС50х)

2.9.1. RISC-микропроцессоры семейств МРС60х (PowerPC)

2.9.2. RISC-микроконтроллеры семейств MPC5xx (PowerPC)

Глава 3. Использование кэш-памяти и организация основной памяти +

Глава 4. 8-разрядные микроконтроллеры +

Глава 5. Коммуникационные микроконтроллеры и системы на их основе +

Глава 6. Процессоры цифровой обработки сигналов +

Глава 7. Программируемая логика и ее применение в микропроцессорных системах +

Глава 8. Проектирование МПС +

Глава 9. Архитектуры параллельных вычислительных систем +

Список литературы

Оглавление