Раздел 7 / 12

Страница 52 / 68

ГЛАВА 6. ПРИМЕРЫ ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ С ИСПОЛЬЗОВАНИЕМ ЯЗЫКОВ ОПИСАНИЯ АППАРАТУРЫ VHDL И VERILOG

Режим постраничного просмотра

/

На первую страницу

На предыдущую главу

На следующую главу

На последнюю страницу

Озвучивание недоступно

/

Внимание! Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.

Режим постраничного просмотра

Для продолжения работы требуется Registration

На предыдущую главу

На следующую главу

Скачать приложение

ПЛИС фирмы Altera: элементная база, система проектирования и языки описания аппаратуры

Table of contents

ВВЕДЕНИЕ

ГЛАВА 1. ЭЛЕМЕНТНАЯ БАЗА +

ГЛАВА 2. СИСТЕМА ПРОЕКТИРОВАНИЯ MAX+PLUS II +

ГЛАВА 3. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ AHDL +

ГЛАВА 4. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ VHDL +

ГЛАВА 5. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ VERILOG HDL +

ГЛАВА 6. ПРИМЕРЫ ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ С ИСПОЛЬЗОВАНИЕМ ЯЗЫКОВ ОПИСАНИЯ АППАРАТУРЫ VHDL И VERILOG -

6.1. Общие сведения

6.2. Триггеры и регистры

6.3. Построение устройств потоковой обработки данных (Datapath logic)

6.4. Счетчики

6.5. Арифметические устройства

6.6. Конечные автоматы (Finite state machine)

6.7. Элементы ввода-вывода

6.8. Параметризация

6.9. Специфика проектирования устройств с учетом архитектурных особенностей ПЛИС

6.10. Совместное использование ресурсов

6.11. Дублирование регистра

6.12. Создание описаний с учетом особенностей архитектуры ПЛИС (Technology Specific Coding Techniques)

ГЛАВА 7. ПРИМЕРЫ РЕАЛИЗАЦИИ АЛГОРИТМОВ ЦОС НА ПЛИС +

Приложение 1. Система проектирования Quartus
Приложение 1. Система проектирования Quartus

Приложение 2. Интерфейсы передачи данных и сопряжение устройств

Приложение 3. Практические рекомендации по разработке печатных плат

Литература