Раздел 8 / 10

Страница 1 / 112

Часть III. ТЕСТОВЫЕ ОКРУЖЕНИЯ

Режим постраничного просмотра

/

На первую страницу

На предыдущую главу

На следующую главу

На последнюю страницу

Озвучивание недоступно

/

Внимание! Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.

Режим постраничного просмотра

Для продолжения работы требуется Registration

На предыдущую главу

На следующую главу

Скачать приложение

Логическое проектирование и верификация систем на SystemVerilog

Table of contents

Предисловие: об этой книге

Предисловие от издательства

Контекст: проектирование на уровне регистровых передач

Благодарности

Глава 1. Введение

Часть I. МОДЕЛИ УРОВНЯ РЕГИСТРОВЫХ ПЕРЕДАЧ +

Часть II. АППАРАТНЫЕ ПОТОКИ +

Часть III. ТЕСТОВЫЕ ОКРУЖЕНИЯ -

Глава 7. Введение в тестовые окружения

Глава 8. Параллельные тестовые окружения

Глава 9. Утверждения и последовательности

Глава 10. Функциональное покрытие

Часть IV. ДЕТАЛИ, ДЕТАЛИ, ДЕТАЛИ +

Предметный указатель