Раздел 5 / 7

Страница 1 / 46

4. Основы языка VHDL

Режим постраничного просмотра

/

На первую страницу

На предыдущую главу

На следующую главу

На последнюю страницу

Озвучивание недоступно

/

Внимание! Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.

Режим постраничного просмотра

Для продолжения работы требуется Registration

На предыдущую главу

На следующую главу

Скачать приложение

Язык описания электронной аппаратуры VHDL

Table of contents

Введение

1. Уровни описания электронной аппаратуры

2. Обзор HDL +

3. Общие положения +

4. Основы языка VHDL -

4.1. Структура проекта

4.2. Сущности и архитектурные тела

4.3. Типы данных

4.3.1. Предопределенные типы данных

4.3.2. Скалярные типы, вводимые пользователем

4.3.3. Физические типы

4.3.4. Агрегатные типы

4.3.5. Подтипы

4.4. Сигналы и переменные

4.5. Атрибуты

4.6. Процессы

4.6.1. Явно заданный оператор процесса

4.6.2. Неявно заданный оператор процесса

4.7. Последовательные операторы

4.7.1. Операторы присваивания

4.7.2. Оператор условия и оператор выбора

4.7.3. Оператор ожидания

4.7.4. Операторы повторения

4.7.5. Операторы проверки

4.8. Параллельные операторы

4.8.1. Параллельное присваивание

4.8.2. Оператор блока

4.9. Разрешение сигналов и шины

4.10. Подпрограммы

4.11. Структурное представление проекта

4.12. Настройка и конфигурирование компонентов

4.13. Пакеты

Литература

Приложение. Алфавит моделирования