Раздел 5 / 12

Страница 1 / 120

ГЛАВА 4. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ VHDL

Режим постраничного просмотра

/

На первую страницу

На предыдущую главу

На следующую главу

На последнюю страницу

Озвучивание недоступно

/

Внимание! Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.

Режим постраничного просмотра

Для продолжения работы требуется Регистрация

На предыдущую главу

На следующую главу

Скачать приложение

ПЛИС фирмы Altera: элементная база, система проектирования и языки описания аппаратуры

Оглавление

ВВЕДЕНИЕ

ГЛАВА 1. ЭЛЕМЕНТНАЯ БАЗА +

ГЛАВА 2. СИСТЕМА ПРОЕКТИРОВАНИЯ MAX+PLUS II +

ГЛАВА 3. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ AHDL +

ГЛАВА 4. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ VHDL -

4.1. Общие сведения

4.2. Алфавит языка

4.3. Типы данных

4.4. Операторы VHDL

4.5. Интерфейс и тело объекта

4.6. Описание конфигурации

4.7. Векторные сигналы и регулярные структуры

4.8. Задержки сигналов и параметры настройки

4.9. Атрибуты сигналов и контроль запрещенных ситуаций

4.10. Алфавит моделирования и пакеты

4.11. Описание монтажного "ИЛИ" и общей шины

4.12. Синтезируемое подмножество VHDL

4.13. Краткое описание синтакиса синтезируемого подмножества VHDL

ГЛАВА 5. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ VERILOG HDL +

ГЛАВА 6. ПРИМЕРЫ ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ С ИСПОЛЬЗОВАНИЕМ ЯЗЫКОВ ОПИСАНИЯ АППАРАТУРЫ VHDL И VERILOG +

ГЛАВА 7. ПРИМЕРЫ РЕАЛИЗАЦИИ АЛГОРИТМОВ ЦОС НА ПЛИС +

Приложение 1. Система проектирования Quartus
Приложение 1. Система проектирования Quartus

Приложение 2. Интерфейсы передачи данных и сопряжение устройств

Приложение 3. Практические рекомендации по разработке печатных плат

Литература