Раздел 4 / 12

Страница 10 / 19

Глава 3. Блок управления памятью, MMU

Режим постраничного просмотра

/

На первую страницу

На предыдущую главу

На следующую главу

На последнюю страницу

Озвучивание недоступно

/

Внимание! Для озвучивания и цитирования книги перейдите в режим постраничного просмотра.

Режим постраничного просмотра

Для продолжения работы требуется Регистрация

На предыдущую главу

На следующую главу

Скачать приложение

32-битные микропроцессоры и микроконтроллеры SuperH

Оглавление

От автора

Глава 1. Архитектура центрального процессора +

Глава 2. Кэш-память +

Глава 3. Блок управления памятью, MMU -

3.1. Общие сведения

3.2. Функции буфера преобразования адресов TLB

3.3. MMU процессоров SuperH

3.4. Регистры MMU

3.5. TLB процессора SH 4

3.6. Обработка исключения TLB

3.7. Пример использования MMU

3.8. Заключение

Глава 4. Геометрический процессор +

Глава 5. Механизм обработки исключений +

Глава 6. Архитектура DSP +

Глава 7. Среда разработки +

Глава 8. Интерфейс памяти +

Глава 9. Встроенные периферийные устройства +

Глава 10. Операционные системы +

Приложение